Caramel LabCaramel Lab

전기전자공학 · MOSFET Characteristics

MOSFET 특성 곡선 예비보고서 작성 가이드

n-채널 MOSFET의 ID-V_GS·ID-V_DS 특성 곡선을 측정해 Vthgm을 결정한다.

카라멜 랩 연구팀·최종 업데이트 2026-05-03·참고 표준·문헌 2

목차
§1

실험 개요

MOSFET은 디지털·아날로그 IC의 가장 기본 소자다. ID-V_GS·ID-V_DS 특성으로 문턱전압 Vth와 트랜스컨덕턴스 gm을 결정한다.

§2

이론 배경

동작 영역

차단(VGS < Vth): ID = 0. 트라이오드(VDS < VGSVth): IDVDS. 포화(VDSVGSVth): ID = (1/2)μCox(W/L)(VGSVth)².

트랜스컨덕턴스

gm = ∂ID/∂VGS. 포화 영역에서 gm = μCox(W/L)(VGSVth) = √(2μCox(W/L)ID).

§3

실험 장치 및 시약

  • n-채널 MOSFET (예: 2N7000)
  • DC 전원장치 2대
  • 디지털 멀티미터
§4

실험 절차

  1. 1.VDS = 5 V 고정, VGS를 0~5 V 변화시켜 ID 측정 → ID-V_GS.
  2. 2.VGS = 3, 4, 5 V 각각 고정, VDS를 0~10 V 변화시켜 ID 측정 → ID-V_DS.
§5

데이터 처리

ID-V_GS에서 √ID vs VGS 직선 외삽 → x절편 = Vth. ID-V_DS의 포화 영역 기울기에서 채널 길이 변조 λ.

§6

예비보고서 항목별 작성 팁

이론

BJT와 MOSFET의 본질적 차이(전류 제어 vs 전압 제어) 설명.

§7

자주 하는 실수

  • 정전기 충격으로 게이트 산화막 파괴
  • 프로브 접촉 부실로 잡음
  • 포화 영역과 트라이오드 영역 구분 실패
§8

자주 묻는 질문

Q. 왜 정전기에 약한가요?

MOSFET 게이트는 매우 얇은 산화막(< 10 nm)으로 채널과 절연되어 있습니다. 정전기 100 V 정도로도 산화막이 절연 파괴되어 게이트가 단락됩니다. 핸들링 시 ESD 매트·손목 스트랩 필수.

Q. BJT와 비교한 장점은?

(1) 입력 임피던스 매우 큼 (게이트 절연), (2) 게이트 전류 거의 0이라 저전력, (3) 집적이 쉬워 IC 밀도 높음. 단점은 상호컨덕턴스가 BJT보다 작아 같은 이득에 더 큰 면적 필요.

§9

참고 표준·문헌

본 가이드는 다음 표준·교과서·핸드북의 정의·식·표준 절차를 따라 작성되었습니다. 학교 양식과 표준 절차가 다를 경우 학교 양식을 우선합니다.

  1. [1]Sedra, A.S., Smith, K.C. — Microelectronic Circuits, 8th ed., Oxford University Press, 2019
  2. [2]Horowitz, P., Hill, W. — The Art of Electronics, 3rd ed., Cambridge University Press, 2015

본 가이드는 일반적인 작성 방법을 다룹니다. 학교·교수님별 양식 차이는 직접 확인이 필요합니다. 자기 실험 데이터로 보고서 초안을 만들고 싶다면 카라멜 랩에서 시작할 수 있습니다.

← 다른 가이드 보기