4편의 한국어 분석 — 최신순으로 정렬했어요
최신 멀티미디어 시스템은 고속 저전력 연산 장치를 요구하며, 특히 영상 처리 분야에서는 완전한 정확도보다 효율성이 중요합니다. 기존의 정밀 곱셈기는 정확하지만 전력, 지연, 하드웨어 복잡성 측면에서 상당한 오버헤드를 유발합니다. 이에 따라 정확도 제약을 완화하여 성능 향상을 추구하는 근사 컴퓨팅 패러다임이 주목받고 있습니다. 본 연구에서는 CNTFET 32nm 기술에 최적화된 전류 모드 논리 및 패스 트랜지스터 기법을 활용하여 새로운 4:2 및 7:2 근사 압축기 아키텍처를 제안합니다. 이 압축기들은 8x8 및 16x16 영상 처…
모바일 기기, IoT 시스템, 전기차 등 자원 제약적인 엣지 환경에서 실시간 객체 탐지를 위한 에너지 효율적인 CNN 가속기 개발은 매우 중요하다. 본 연구는 Xilinx ZCU104 FPGA 플랫폼에 Tiny YOLOv4 객체 탐지 모델을 저전력으로 구현하기 위해 레지스터 전송 레벨(RTL) 최적화 기법을 제안한다. 제안된 RTL 기법은 국부적 명시적 클록 인에이블(LECE), 오퍼랜드 격리, 그리고 향상된 클록 게이팅(ECG) 세 가지다. 특히 AI 알고리즘의 핵심 구성 요소인 곱셈-누산(MAC) 연산에서 불필요한 신호 스위칭…
에너지 소모가 큰 사물 인터넷(IoT) 기기의 확산에 따라 온칩 SRAM은 저전력화를 위한 중요한 발전을 거듭하고 있습니다. 본 연구는 쓰기 지연 시간을 크게 줄이기 위해 새로운 9-트랜지스터(9T) 쓰기 보조 읽기 분리(WARD) SRAM 비트셀을 제안합니다. 이 설계는 낮은 문턱 전압(VTH)의 쓰기 액세스 트랜지스터와 가상 접지(VGND) 보조 기술을 32nm CMOS 공정에서 활용하여 저전압 동작을 구현합니다. 제안된 WARD 9T 셀은 0.6V 동작 전압에서 기존 SRAM 비트셀 대비 쓰기 지연 시간을 크게 단축했습니다.…
현대 통신 애플리케이션의 발전은 곱셈 연산 성능 향상을 요구합니다. 베다 수학 기반의 곱셈기는 기존 방식 대비 입력 비트 수가 많아도 전파 지연이 적다는 장점이 있으며, 특히 Urdhva Tiryagbhyam 수트라를 활용한 방식은 병렬 처리를 통해 지연을 더욱 줄일 수 있습니다. 구현 방식에 따라 면적과 전력 소모 측면에서도 기존 곱셈기보다 효율적일 수 있습니다. 본 연구에서는 저전력 고속 디지털 회로 개발을 목표로, 5가지 가역 가산기(RRCA, RCLA, RCSA, RCSKA, RCSLA)를 활용한 고속 64비트 가역 베다 …
