1T3R 멤리스터 기반 디지털 근접 메모리 컴퓨팅
폰 노이만 아키텍처는 데이터 집약적인 AI 애플리케이션에서 메모리 병목 현상에 직면해 있습니다. 멤리스터 기반 CIM(Computing-in-Memory)은 데이터 이동을 줄이는 유망한 대안이지만, 기존 아날로그 CIM은 잡음, 누설 전류, 소자 편차, 그리고 고해상도 ADC의 면적 및 전력 오버헤드에 취약합니다. 본 연구는 3비트 부호화된 가중치 저장을 위한 1T3R(1-Transistor-3-Resistor) 비트 슬라이싱 방식을 활용한 회로도 수준의 디지털 근접 메모리 컴퓨팅 아키텍처를 제안합니다. 각 가중치는 2의 보수 표현을 사용하여 3개의 이진 멤리스터 상태에 매핑되며, 감지된 디지털 출력은 저비트 파이프라인 MAC(Multiply-Accumulate) 및 ReLU(Rectified Linear Unit) 백엔드에서 처리됩니다. 이 설계는 고해상도 아날로그 전류 판독을 피하고 주요 연산을 소형 디지털 로직으로 전환합니다. 멤리스터 어레이, 쓰기 금지 및 읽기 제어 방식, 디지털 처리 블록은 Cadence Virtuoso에서 SkyWater 130nm PDK를 사용하여 회로도 수준에서 구현 및 기능 검증되었습니다. 개발된 Python 시뮬레이션 프레임워크를 통해 하드웨어 비이상성을 반영한 MNIST 시뮬레이션 결과, 제안된 아키텍처는 3비트 가중치 및 2비트 입력 제약 조건에서도 분류 기능을 유지함을 확인했습니다. 본 연구는 디지털 근접 메모리 컴퓨팅의 실현 가능성을 보여주며, 향후 레이아웃 구현 및 검증을 통해 전력, 성능, 면적 효율성을 더욱 최적화할 수 있는 기반을 마련합니다.